 エレクトロニクス技術商社の東京エレクトロン デバイス（横浜市都筑区）は20日、メモリコントローラIPのデナリソフトウエア社（米国カリフォルニア州）と、ザイリンクス社のFPGA、Virtex-5上で動作する「DDR2 SDRAM PHYデザイン」を共同開発したことを発表した。
同社では、DDR2 SDRAM PHYにより、DDRの特殊なメモリコントローラ設計における多大な開発やインテグレーション作業から解放され、高速DDR2インタフェースを用いたLSIの開発が、短期間にかつリスクを軽減して実現できるという。
また、このDDR2 SDRAM PHYと多数のLSIに実装実績のあるデナリソフトウエア社のメモリコントローラ設計IP「 Databahn」、東京エレクトロン デバイスの自社ブランド・インレビアム商品「Virtex-5マルチ・アプリケーション評価プラットフォーム(TB-5V-LX110/220/330-DDR2)」を組み合わせることにより、設計・開発者はより効率よく「Time to Market」を実現できるという。
なお、ザイリンクス社のVirtex-5は、DDRメモリコントローラとPHYの標準インタフェースであるDDR PHY Interface (DFI)に準拠し、世界最大・最速のFPGAとして知られている。
東京エレクトロン デバイス：http://www.teldevice.co.jp/
|
